CT/JP2004/004974

JAPAN PATENT OFFICE

06. 4. 2004

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 4月28日

出願 Application Number:

特願2003-124044

[] P 2 0 0 3 - 1 2 4 0 4 4]

RECEIVED 2 7 MAY 2004 WIPO PCT


Applicant(s):


[ST. 10/C]:

松下電器産業株式会社

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH **RULE 17.1(a) OR (b)**

特許庁長官 Commissioner, Japan Patent Office 2004年 5月14日





【書類名】

特許願

【整理番号】

2030250049

【提出日】

平成15年 4月28日

【あて先】

特許庁長官殿

【国際特許分類】

H01S 5/20

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

長谷川 義晃

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

横川 俊哉

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

山田 篤志

【特許出願人】

【識別番号】

000005821

【氏名又は名称】

松下電器産業株式会社

【代理人】

【識別番号】

100097445

【弁理士】

【氏名又は名称】

岩橋 文雄

【選任した代理人】

【識別番号】

100103355

【弁理士】

【氏名又は名称】 坂口 智康

【選任した代理人】

【識別番号】 100109667

【弁理士】

【氏名又は名称】 内藤 浩樹

【手数料の表示】

【予納台帳番号】 011305

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9809938



【発明の名称】 半導体発光素子の製造方法

【特許請求の範囲】

【請求項1】 基板の主面上に成長した第1のIII-V族化合物半導体上に絶縁膜を間隔をおいてストライプ状に周期的に形成する工程と、その上面に第2のII I-V族化合物半導体を選択的に成長する工程と、上記絶縁膜を除去した後に第3のIII-V族化合物半導体を再度成長する工程とを備えることを特徴とする半導体発光素子の製造方法。

【請求項2】 請求項1において、第1の半導体と第2の半導体との電気的伝導性が異なることを特徴とする半導体発光素子の製造方法。

【請求項3】 請求項1、2において、第1の半導体と第3の半導体との電気 的伝導性が同じであることを特徴とする半導体発光素子の製造方法。

【請求項4】 請求項1、2、3において、第1の半導体と第3の半導体がp型半導体であり、第2の半導体がn型半導体であることを特徴とする半導体発光素子の製造方法。

【請求項5】 請求項1、2、3、4において、上記絶縁膜領域が電流注入領域となることを特徴とする半導体発光素子の製造方法。

【請求項6】 請求項1、2、3、4、5において、第2の半導体が内部ストライプ電流狭搾層となることを特徴とする半導体発光素子の製造方法。

【請求項7】 請求項1、2、3、4、5、6において、第1の半導体に活性 層が含まれており、活性層と第2の半導体との間の膜厚が結晶成長のみで制御さ れることを特徴とする半導体発光素子の製造方法。

【請求項8】 請求項1、2、3、4、5、6、7において、上記絶縁膜の除去方法がドライエッチングによらないことを特徴とする半導体発光素子の製造方法。

【請求項9】 請求項1、2、3、4、5、6、7、8において、上記半導体が窒化物系III—V族化合物半導体であることを特徴とする半導体発光素子の製造方法。

【発明の詳細な説明】



【発明の属する技術分野】

本発明は、窒化物系III-V族化合物半導体で構成される、青紫光から紫外光に及ぶ短波長領域の半導体発光素子の製造方法に関する。

[0002]

【従来の技術】

近年、次世代の高密度光ディスク用光源として青紫色の光を発するレーザダイオードに対する要望が高まり、特に、青紫光から紫外光に及ぶ短波長領域で動作可能な窒化ガリウム(GaN)系のIII-V族化合物半導体発光素子の研究開発が盛んに行われている。さらに、その光ディスク装置はレコーダーとして高密度・高速記録用が待望されているため、高光出力で信頼性の高いGaN系半導体レーザが必要となっている。この場合、GaN系レーザの電流一光出力特性として、高光出力でのキンクフリー化が必須である。このためには、GaN系レーザの構造設計、特に(水平)横モード制御が重要である。


[0003]

一方、GaN系半導体は結晶的に非常に強固で化学的に安定であるために、ウエットエッチング技術によるプロセス加工が困難である。このため、水平横モード制御に重要なGaN系レーザのリッジ構造形成のプロセス加工は、ドライエッチング技術の利用が主流である。非特許文献1および非特許文献2には、ドライエッチングによりリッジ構造を形成したGaN系レーザの室温連続発振が記されている。しかしながら、ドライエッチング技術によるプロセス加工は制御性に乏しいため、基板面内での均一なプロセス制御、つまり均一な水平横モード制御は非常に困難である。この均一性は、基板面内のみならず、ロット処理ごとの再現性をも低下させる。この結果は、GaN系レーザの生産および製造において、歩留り低下およびコスト高騰を招くことになる。

[0004]

最近、GaN系レーザのリッジ構造形成において、リッジ部分を選択再成長で形成する技術が提案されている。このリッジ形成技術に関しては、非特許文献3がある。非特許文献3によれば、活性層上のリッジ残し膜厚まで結晶成長を実施し

3/



[0005]

化等のレーザ特性に悪影響を及ぼす。

このような現状を鑑みて、我々は、GaN系レーザの電流狭搾構造形成において、水平横モード制御と放熱性に優れ、且つレーザ製造時の高歩留り化および低コスト化を実現できる方法を見出した。

[0006]

【特許文献1】

特開2001-068786号公報

【特許文献2】

特開平8-64791号公報

【非特許文献1】

IEEE Journal of Selected Topics in Quantum Electronics, Vol.4 (1998) 4 83-489

【非特許文献2】

Japanese Journal of Applied Physics, Vol.41 (2002) 1829-1833


【非特許文献3】

Japanese Journal of Applied Physics, Vol.40 (2001) L925-L927

[0007]

【発明が解決しようとする課題】

本発明は、GaN系紫色レーザの電流狭搾構造形成において、水平横モード制御



と放熱性に優れ、高光出力動作でのキンクフリーと長寿命化を実現するGaN系レ ーザを高歩留り且つ低コストで製造する方法を提供することを目的とする。

[0008]

【課題を解決するための手段】

本発明に係る第1の半導体発光素子の製造方法は、上記の目的を達成し、基板 の主面上に成長した第1のIII-V族化合物半導体上に絶縁膜を間隔をおいてスト ライプ状に周期的に形成する工程と、その上面に第2のIII-V族化合物半導体を 選択的に成長する工程と、上記絶縁膜を除去した後に第3のIII-V族化合物半導 体を再度成長する工程とを備えることを特徴とする。上記第2の半導体を絶縁膜 以外の箇所に選択的に成長し、且つ上記第2の半導体の電気的伝導性を変化させ ることで、上記第1の半導体にドライエッチングダメージを与えることなく、上 記第2の半導体をドライエッチングフリーで制御性および歩留りに富んだ電流狭 搾層として作用させることが可能になる。

[0009]

第2の半導体発光素子の製造方法は、上記第1の製造方法において、第1の半 導体と第2の半導体との電気的伝導性が異なることを特徴とする。上記第2の半 導体を選択的に成長し、且つ上記第2の半導体の電気的伝導性を上記第1の半導 体と異なるように設計することで、上記第1の半導体にドライエッチングダメー ジを与えることなく、上記第2の半導体をドライエッチングフリーで制御性およ び歩留りに富んだ電流狭搾層として作用させることが可能になる。

[0010]

本発明に係る第3の半導体発光素子の製造方法は、上記第1および第2の製造 方法において、第1の半導体と第3の半導体との電気的伝導性が同じであること を特徴とする。上記第2の半導体を選択的に成長し、且つ上記第1の半導体と上 記第3の半導体の電気的伝導性を同じに設計することで、上記第1の半導体にド ライエッチングダメージを与えることなく、上記第2の半導体をドライエッチン グフリーで制御性および歩留りに富んだ電流狭搾層として作用させることが可能 になる。

[0011]

5/

第4の半導体発光素子の製造方法は、上記第1、2、3の製造方法において、 第1の半導体と第3の半導体がp型半導体であり、第2の半導体がn型半導体で あることを特徴とする。上記第2の半導体を選択的に成長し、且つ上記第1の半 導体と上記第3の半導体の電気的伝導性をp型に設計し、上記第2の半導体の電 気的伝導性をn型に設計することで、上記第1の半導体にドライエッチングダメ ージを与えることなく、上記第2の半導体をドライエッチングフリーで制御性お よび歩留りに富んだn型電流狭搾層として作用させることが可能になる。


[0012]

本発明に係る第5の半導体発光素子の製造方法は、上記第1、2、3、4の製造方法において、上記絶縁膜領域が電流注入領域となることを特徴とする。上記第2の半導体を絶縁膜以外の箇所に選択的に成長し、且つ上記第2の半導体の電気的伝導性を変化させることで、上記絶縁膜領域のみを電流注入領域とすることが可能になる。つまり、上記第1の半導体にドライエッチングダメージを与えることなく、上記第2の半導体をドライエッチングフリーで制御性および歩留りに富んだ電流狭搾層として作用させることが可能になる。

第6の半導体発光素子の製造方法は、上記第1、2、3、4、5の製造方法において、第2の半導体が内部ストライプ電流狭搾層となることを特徴とする。上記第2の半導体をストライプ状の絶縁膜以外の箇所に選択的に成長し、且つ上記第2の半導体の電気的伝導性を変化させることで、上記絶縁膜領域にみを電流注入領域とすることが可能になる。つまり、上記第1の半導体にドライエッチングダメージを与えることなく、上記第2の半導体をドライエッチングフリーで制御性および歩留りに富んだ内部ストライプ電流狭搾層として作用させることが可能になる。

[0013]

本発明に係る第7の半導体発光素子の製造方法は、上記第1、2、3、4、5、6の製造方法において、第1の半導体に活性層が含まれており、活性層と第2の半導体との間の膜厚が結晶成長のみで制御されることを特徴とする。上記第2の半導体を絶縁膜以外の箇所に選択的に成長し、且つ上記第2の半導体の電気的伝導性を変化させることで、上記第1の半導体にドライエッチングダメージを与



[0014]

第8の半導体発光素子の製造方法は、上記第1、2、3、4、5、6、7の製 造方法において、上記絶縁膜の除去方法がドライエッチングによらないことを特 徴とする。上記第2の半導体を絶縁膜以外の箇所に選択的に成長し、且つ上記第 3の半導体の成長前に上記絶縁膜除去をドライエッチング不要の制御性に優れた ウエットエッチング等を使用することで、上記第1の半導体にドライエッチング ダメージを与えることなく、上記第2の半導体をドライエッチングフリーで制御 性および歩留りに富んだ電流狭搾層として作用させることが可能になる。

[0015]


本発明に係る第9の半導体発光素子の製造方法は、上記第1、2、3、4、5 、6、7、8の製造方法において、上記半導体が窒化物系III―V族化合物半導 体であることを特徴とする。窒化物系III-V族化合物半導体は結晶的および化 学的に非常に安定であるため、プロセス加工は一般的にドライエッチングを使用 する。しかしながら、ウエットエッチングと比較して、ドライエッチングは制御 性および再現性に劣り、且つエッチングダメージが大きく結晶性劣化を招くこと がある。そこで、上記第2の半導体を絶縁膜以外の箇所に選択的に成長し、且つ 上記第3の半導体の成長前に上記絶縁膜除去をドライエッチング不要の制御性に 優れたウエットエッチング等を使用することで、上記第1の半導体にドライエッ チングダメージを与えることなく、上記第2の半導体をドライエッチングフリー で制御性および歩留りに富んだ電流狭搾層として作用させることが可能になる。

[0016]

【発明の実施の形態】

まず、ドライエッチング技術により電流狭搾となるリッジ構造を形成する現在 最も一般的なGaN系レーザについて、そのプロセス・レーザ特性の再現性、およ び歩留りを説明する。

[0017]



以下、現在最も一般的なGaN系レーザによるGaN系レーザの製造方法の詳細につ いて図面を参照しながら説明する。

[0018]

図1は現在最も一般的なGaN系レーザに係るGaN系レーザの構成断面図を示して いる。

[0019]


まず、(0001)面を主面とするサファイア基板11を酸溶液を用いて洗浄を行なう 。その後、洗浄した基板11を有機金属気相成長(MOVPE)装置(図示せず)の反 応炉内のサセプタに保持し、反応炉を真空排気する。続いて、反応炉内を圧力が 300Torrの水素雰囲気とし、温度を約1100℃にまで昇温して基板11を加熱し表面 のサーマルクリーニングを約10分間行なう。

[0020]

次に、反応炉を約500℃にまで降温した後、基板11の主面上に、供給量7sccmの トリメチルガリウム (TMG) と、供給量が7.5slmのアンモニア (NH3) ガスと、キ ャリアガスとして水素とを同時に供給することにより、厚さが20nmのGaNよりな る低温バッファ層(図示せず)を成長する。続いて、反応炉を約1000℃にまで昇 温し、n型ドーパントとしてシラン(SiH4)ガスも供給して、厚さが約4mm でSi 不純物濃度が約1E18cm-3のn型GaNよりなるn型コンタクト層12を成長する。

[0021]

次に、トリメチルアルミニウム (TMA) も供給しながら、厚さが約0.7mmでSi不 純物濃度が5E17cm-3の n型Al_{0.07}Ga_{0.93}Nよりなる n型クラッド層13を成長する 。続いて、厚さが約120nmでSi不純物濃度が約1E18cm⁻³のn型GaNよりなる第1の 光ガイド層14を成長した後、温度を約800℃にまで降温し、キャリアガスを水素 から窒素に変更して、トリメチルインジウム(TMI)とTMGを供給して厚さが約3n mのIn_{0.1}Ga_{0.9}Nよりなる量子井戸15、17、19と厚さが約9nmのGaNバリア層16、18 からなる多重量子井戸活性層を交互に成長する。続いて、活性層へのp型ドーパ ント拡散抑制のために厚さが約50nmのアンドープGaN層よりなるキャップ層20を 成長した後、再び反応炉内の温度を約1000℃にまで昇温しキャリアガスを窒素か ら水素に戻して、p型ドーパントであるビスシクロペンタジエニルマグネシウム



(Cp₂Mg) ガスを供給しながら、厚さが約20nmでMg不純物濃度が5E17cm-3のp型 A 10.18Gao.82N よりなるキャップ層21を成長する。次に、厚さが約120nmでMg不純 物濃度が1E18cm-3のp型 GaNよりなる第2の光ガイド層22を成長する。続いて、 厚さが約0.7mmでMg不純物濃度が5E17cm-3のp型Alo.07Gao.93Nよりなるp型クラ ッド層23を成長する。最後に、厚さが約0.1mmでMg不純物濃度が1E18cm-3のp型Ga Nよりなるp型コンタクト層24を成長する(図1)。

[0022]

結晶成長後、まずp型半導体層の活性化加熱処理を行う。MOVPE装置の反応炉 から基板を取り出し、p型不純物活性化の加熱処理を施すためにアニール炉の中 に搬送する。次にアニール炉を真空排気した後、供給量3slmの窒素ガスを導入 して大気圧にした後、750℃で30分間の加熱処理をおこなう。加熱処理後、基板 を室温まで降温し、アニール炉から取り出す。

[0023]

次に、レーザ構造形成のプロセス加工工程を図2~図11を参照しながら順番 に説明する。ただし、図2に示すように、図2~図11では、図1のn型GaN光 ガイド層14から上層のみを示している。


[0024]

加熱処理終了後、基板11の結晶成長表面にSiO2よりなる絶縁膜25を堆積する(図3)。続いて、絶縁膜25上にレジスト膜26を堆積させ(図4)、フォトリソグ ラフィー法によりp型コンタクト層24のリッジ形成位置(リッジ幅は2mm程度) のみにレジスト膜26が残るようにする(図5)。この後、レジスト膜26をエッチ ングマスクとして、レジスト除去部の絶縁膜25をフッ酸溶液で除去しp型コンタ クト層24を露出させる(図6)。

[0025]

続いて、残りのレジスト膜26を除去した後(図7)、リッジ形成位置以外をド ライエッチング装置でエッチングし、活性層19上のp型層の残し膜厚を140nm程 度にする (図8)。このリッジ構造形成により、GaN系レーザの注入電流狭搾と 水平横モード制御が可能になる。

[0026]



[0027]

続いて、レーザ共振器端面のへき開工程に移る。まず、基板11をサファイア基板の裏面から研磨し総膜厚を100mm程度に薄膜化する。その後、リッジストライプ方向と垂直方向に共振器端面が形成されるように、基板11をへき開装置(図示せず)でへき開する。この段階で、へき開端面をレーザ共振器(共振器長:750mm)とするバー状態のレーザ素子1を作製することができる。

[0028]

次に、レーザ共振器の後端面に高反射膜コートをおこなう。ただし、高反射膜は SiO_2 と二酸化チタン(TiO_2)の3対で構成される誘電体多層膜構造とした。

[0029]

最後に、バー状態のレーザ素子1の2次へき開をおこなってレーザチップに分離して、レーザキャンにpサイドダウンで実装する。実装時には、レーザチップを炭化珪素 (SiC) からなるサブマウントに半田を介して実装する。

[0030]

上記のような現在最も一般的なGaN系レーザは、レーザ素子特性に以下に述べる大きな特徴を有している。

[0031]

)は22°、アスペクト比($\theta \perp / \theta$,,)は2.4である。光ディスク用としてはアスペクト比は3未満が要求されているため、レーザ素子1では、この要求を満たしていることになる。次に、30mWの高光出力での室温一定光出力(APC)寿命試験を実施した。レーザ素子1では0.05mA/h程度の劣化率であり、1000時間以上の安定動作を示した。以上から、レーザ素子1では、キンクレベル:80mW以上、アスペクト比:2.4、長寿命:1000時間以上であり、次世代の高密度・高速記録光ディスク用光源としての要求を満足しているものと思われる。ただし、レーザ素子1の電流狭搾と水平横モード制御がドライエッチング時間制御により実施しているため、プロセス・レーザ特性の再現性、および歩留りに大きな課題があり、コスト高騰を招く要因となっている。

[0032]

尚、上記の説明においてはGaN系半導体発光素子を例に挙げたが、砒化ガリウム (GaAs)、燐化インジウム (InP) 等の他のIII—V族化合物半導体発光素子においても、同様に適用することができる。

[0033]

(現在最も一般的なGaN系レーザに対する比較例)

上記のような現在最も一般的なGaN系レーザでは、電流狭搾と水平横モード制御をリッジ構造で実現したが、このリッジ形成はドライエッチング技術が使用されているため、特にリッジ深さ制御が困難である。この理由は、リッジ深さ制御には、基板面内全体にわたる結晶成長膜厚制御とドライエッチング制御の両方が同時に必要になり、且つ結晶成長層としてドライエッチング停止層等が現存せずドライエッチングは時間制御を余儀なくされるため、厳密なリッジ深さ制御が非常に困難であるためである。

[0034]

現在最も一般的なGaN系レーザの比較例では、ドライエッチングにより形成されたリッジ構造において、現在最も一般的なGaN系レーザと比較して、リッジ深さ制御に誤差が生じた場合について説明する。

[0035]

本比較例におけるGaN系レーザの結晶成長およびリッジ形成以外のプロセス加

工工程は、前記の現在最も一般的なGaN系レーザと同様である。前記の現在最も一般的なGaN系レーザと比較して、本比較例では、リッジ形成プロセスのドライエッチング時間を設定値よりも長め(図13)および短め(図14)にした。ただし、この各ドライエッチング時間により形成されるリッジ深さは、上記の現在最も一般的なGaN系レーザで基板面内で生じるリッジ深さ分布内に入っている。

[0036]

図13では、前記の現在最も一般的なGaN系レーザと比較して、ドライエッチング時間を設定値よりも長くしたため、活性層19上のp型層の残し膜厚は設定値 (140nm) よりも薄くなっている(レーザ素子2)。一方、図14では、前記の現在最も一般的なGaN系レーザと比較して、ドライエッチング時間を設定値よりも短くしたため、活性層19上のp型層の残し膜厚は設定値(140nm)よりも厚くなっている(レーザ素子3)。


[0037]

これらの比較例では、レーザ素子特性に以下に述べる大きな特徴を有している

[0038]

本比較例により作製したレーザ素子2およびレーザ素子3は電流注入により室温連続発振に到った。この際のレーザ素子2の閾値電流およびスロープ効率は各々40mAおよび1.0W/Aであった。一方、レーザ素子3の閾値電流およびスロープ効率は各々60mAおよび0.7W/Aであった。前記の現在最も一般的なGaN系レーザのレーザ素子1と比較してレーザ素子2では、閾値電流が増加し、スロープ効率が低下している。この理由は、ドライエッチングによるp型層の残し膜厚が設定値よりも薄膜化し、活性層にエッチングダメージを与えたものと思われる。一方、レーザ素子3の閾値電流増加およびスロープ効率低下は顕著であるが、これはドライエッチングによるp型層の残し膜厚が設定値よりも厚膜化し、リッジ直下以外に流れる無効(リーク)電流が増加したことに起因している。さらに、電流一光出力特性のキンクレベルを比較すると、レーザ素子1およびレーザ素子3では80mW以上であるが、レーザ素子2では30mWにまで低下した(図15)。

[0039]



[0040]

(本発明の実施形態)

そこで本発明は、GaN系レーザの電流狭搾構造形成において、水平横モード制御と放熱性に優れ、高光出力動作でのキンクフリーと長寿命化を実現するGaN系レーザを高歩留り且つ低コストで製造する方法を提供することを目的とする。

[0041]


以下、本発明の実施形態によるGaN系レーザの製造方法の詳細について図面を 参照しながら説明する。

[0042]

図16は本実施形態に係るGaN系レーザの構成断面図を示している。

[0043]

まず、(0001)面を主面とするサファイア基板61を酸溶液を用いて洗浄を行なう。その後、洗浄した基板31を有機金属気相成長(MOVPE)装置(図示せず)の反応炉内のサセプタに保持し、反応炉を真空排気する。続いて、反応炉内を圧力が300Torrの水素雰囲気とし、温度を約1100℃にまで昇温して基板61を加熱し表面



[0044]

次に、反応炉を約500℃にまで降温した後、基板61の主面上に、供給量7sccmのトリメチルガリウム(TMG)と、供給量が7.5slmのアンモニア(NH3)ガスと、キャリアガスとして水素とを同時に供給することにより、厚さが20nmのGaNよりなる低温バッファ層(図示せず)を成長する。続いて、反応炉を約1000℃にまで昇温し、n型ドーパントとしてシラン(SiH4)ガスも供給して、厚さが約4nmでSi不純物濃度が約1E18cm $^{-3}$ のn型GaNよりなるn型コンタクト層62を成長する。

[0045]

次に、トリメチルアルミニウム(TMA)も供給しながら、厚さが約0.7mmでSi不純物濃度が5E17cm⁻³の n型A1_{0.07}Ga_{0.93}Nよりなる n型クラッド層63を成長する。続いて、厚さが約120nmでSi不純物濃度が約1E18cm⁻³のn型GaNよりなる第1の光ガイド層64を成長した後、温度を約800℃にまで降温し、キャリアガスを水素から窒素に変更して、トリメチルインジウム(TMI)とTMGを供給して厚さが約3nmのIn_{0.1}Ga_{0.9}Nよりなる量子井戸65、67、69と厚さが約9nmのGaNバリア層66、68からなる多重量子井戸活性層を交互に成長する。続いて、活性層へのp型ドーパント拡散抑制のために厚さが約50nmのアンドープGaN層よりなるキャップ層70を成長した後、再び反応炉内の温度を約1000℃にまで昇温しキャリアガスを窒素から水素に戻して、p型ドーパントであるビスシクロペンタジエニルマグネシウム(Cp₂Mg)ガスを供給しながら、厚さが約20nmでMg不純物濃度が5E17cm⁻³のp型 A 1_{0.18}Ga_{0.82}Nよりなるキャップ層71を成長する。次に、厚さが約120nmでMg不純物濃度が1E18cm⁻³のp型 GaNよりなる第2の光ガイド層72(a)を成長する(図17)。ただし、図17~図25では、図16のn型GaN光ガイド層64から上層のみを示している。

[0046]

この後、基板61を反応炉から一旦取り出し、p型GaN層72(a)上に選択成長用の絶縁膜73を形成する。絶縁膜73は SiO_2 とし、プラズマCVD装置で40nm程度堆積させる(図18)。続いて、絶縁膜73上にレジスト膜74を塗布し(図19)、フォトリングラフィー法により、(レジスト膜74の幅:レジスト除去幅)=(3nm

:497mm)を500mm周期で形成する(図20)。また、このストライプ方向はGaN 膜の<1-100>方向とした。この後、レジスト膜74をエッチングマスクとして、レジスト除去部の絶縁膜73をフッ酸溶液のウエットエッチングで除去しp型 GaN層72(a)を露出させる(図21)。続いて、アセトンなどの有機溶液によりレジスト膜74を除去する(図22)。

[0047]

この後、n型電流狭搾層を選択成長するために、ストライプ状の絶縁膜73が堆積された基板61を上記MOVPE装置の反応炉内のサセプタに再度保持し、反応炉を真空排気する。続いて、反応炉内を圧力が200Torrの水素雰囲気とし、温度を約1000℃にまで昇温して、厚さが約200nmでSi不純物濃度が5E17cm⁻³のn型 A10.04Ga 0.96Nよりなる電流狭搾層75を成長する。電流狭搾層75は絶縁膜73上には成長せず、表面に露出したp型GaN層72(a)上にのみ選択的に成長する。

[0048]

ここで、電流狭窄層75は、活性層への正孔注入を抑制するため、正孔の拡散長以上の膜厚保が必要である。砒化ガリウム(GaAs)や燐化インジウム(InP)等の他のIII―V属化合物半導体の場合、正孔の拡散長は1mm程度である。一方、GaN系半導体の場合は、正孔の有効質量が重いことに起因して、その拡散長は0.2mm程度と短いことが特徴的である。

[0049]

したがって、本実施形態によりAIGaNで構成される電流狭窄層75の膜厚は0.2mm以下の薄膜でよい。電流狭窄層75の膜厚が1mm程度も必要な場合では、電流狭窄層75が絶縁膜73上を容易にELO成長し絶縁膜73上を全面に覆い、電流狭窄領域を形成できないことになる。また、電流狭窄層75の結晶成長条件で電流狭窄領域を形成しようとした場合には、GaやAIのマイグレーションを抑制することになるため、絶縁膜73上には多結晶(ポリ構造)が形成されやすく不具合が生じる。しかしながら、本実施形態による電流狭窄層75の膜厚は200m程度の薄膜であるため、ELO成長による電流狭窄領域の制御が可能である。さらに、p型GaNよりなる第2の光ガイド層72(b)を再成長する際には、結晶表面の凹凸が小さいために、結晶欠陥が誘発されにくく結晶品質の高いp型GaN層72(b)を再成長できる。な

お、電流狭窄層75の膜厚の下限値は、10mmである。

[0050]

また、電流狭窄層75の電子濃度制御も、活性層への正孔注入抑制に重要である。GaAsやInP等の他のIII—V属化合物半導体の場合は、正孔の拡散長が1mm程度であるため、高電子濃度が必要とされる。一方、本実施形態による電流狭窄層75は、GaN系半導体の正孔拡散長は短いことに起因して電子濃度も低濃度化できる。GaN系半導体のELO成長の場合、電子(Si)濃度を増加すると、横方向の成長が抑制されることが特徴的である。このため、電流狭窄層75を低電子濃度化できることで、ELO成長が抑制されることなく、電流狭窄領域幅の制御が可能になる。


[0051]

尚、絶縁膜73は幅が3mm程度で狭いために、GaおよびAIの供給原子が充分にマイグレーションすることができ、絶縁膜73上に多結晶(ポリ)は発生しない。また、電流狭搾層75の選択成長条件を変化させることにより、絶縁膜73上に迫り出すように電流狭搾層75を横方向(ELO)成長させることができる。つまり、絶縁膜73の幅は3mmであるが、電流狭搾層75をELO成長させることにより、表面に露出する絶縁膜73の幅を1.5mm程度に任意に低減することが可能である。これは、電流注入領域幅を1.5mm程度にすることと同様であるため、電流狭搾と水平横モードを容易に設計・制御できることを示している。また、上記の現在最も一般的なGaN系レーザでは、ドライエッチングでp型層残し膜厚を制御したが、本実施形態では、ドライエッチングフリーで、p型 Alo.18Gao.82N キャップ層71とp型 GaNガイド層72(a)の成長膜厚だけでp型層残し膜厚を制御できる。このため、水平横モード制御を基板面内で且つプロセスに依存せず容易に設計・制御できることになる(図23)。

[0052]

この後、p型層を結晶表面の全面的に再成長するために、基板61を反応炉から 一旦取り出し、フッ酸溶液のウエットエッチングで絶縁膜73を除去しp型GaN層7 2(a)を露出させる(図24)。

[0053]



[0054]

結晶成長後、まずp型半導体層の活性化加熱処理を行う。MOVPE装置の反応炉から基板を取り出し、p型不純物活性化の加熱処理を施すためにアニール炉の中に搬送する。次にアニール炉を真空排気した後、供給量3slmの窒素ガスを導入して大気圧にした後、750℃で30分間の加熱処理をおこなう。加熱処理後、基板を室温まで降温し、アニール炉から取り出す。

[0055]


次に、レーザ構造形成のプロセス加工工程を、図16を参照しながら説明する

[0056]

加熱処理終了後、n型電極の形成位置以外をSiO2よりなる絶縁膜78で覆い、ドライエッチングでn型コンタクト層62を露出させる。また、p側とn側の電気的分離はSiO2からなる絶縁膜78で形成し、p型電極79としてNiとPtとAu、n型電極80としてTiとAlを蒸着する。本実施形態では、上記第1の実施形態とは異なり、ドライエッチングによるリッジ構造形成のプロセス工程が不要であるため、レーザ構造加工プロセスが容易・簡略化されるために高歩留り・低コスト化に寄与する。

[0057]

続いて、レーザ共振器端面のへき開工程に移る。まず、基板61をサファイア基板の裏面から研磨し総膜厚を100mm程度に薄膜化する。その後、リッジストライプ方向と垂直方向に共振器端面が形成されるように、基板61をへき開装置(図示せず)でへき開する。この段階で、へき開端面をレーザ共振器(共振器長:750m



[0058]

次に、レーザ共振器の後端面に高反射膜コートをおこなう。ただし、高反射膜は SiO_2 と TiO_2 の3対で構成される誘電体多層膜構造とした。

[0059]

最後に、バー状態のレーザ素子の2次へき開をおこなってレーザチップに分離して、レーザキャンにpサイドダウンで実装する。実装時には、レーザチップを 炭化珪素 (SiC) からなるサブマウントに半田を介して実装する。

[0060]


この実施形態では、レーザ素子特性に以下に述べる大きな特徴を有している。

[0061]

本実施形態により作製したレーザ素子 4 は電流注入により室温連続発振に到った。この際の閾値電流、スロープ効率および発振波長は各々30mA、1.2W/A、405n mであった。また、電流—光出力特性のキンクレベルは80mW以上であった。レーザ素子 4 の電流—光出力特性を図 2 6 に示す。この結果から、レーザ素子 4 では 80mW程度の高光出力動作でも水平横モードが安定であり、選択再成長技術による p型層残し膜厚制御により横モード制御が成されていることがわかる。さらに、遠視野像 (FFP) を評価すると、 θ ,,は9°、 θ 上は22°、rスペクト比(θ 上/ θ ,,)は2.4である。光ディスク用としては20、21 になる。

[0062]

次に、30mWの高光出力での室温一定光出力(APC)寿命試験を実施した。レーザ素子1では0.05mA/h程度の劣化率であり、1000時間以上の安定動作を示した。以上から、レーザ素子4では上記レーザ素子1と同様に、キンクレベル:80mW以上、アスペクト比:2.4、長寿命:1000時間以上であり、次世代の高密度・高速記録光ディスク用光源としての要求を満足しているものと思われる。ただし、レーザ素子1では、電流狭搾と水平横モード制御がドライエッチング時間制御により実施しているため、プロセス・レーザ特性の再現性、および歩留りに大きな課題があった。しかしながら、レーザ素子4では、結晶成長制御のみで電流狭搾



[0063]

さらに、本実施形態では、電流狭搾層75をn型 Al_{0.04}Ga_{0.96}Nとしたが、電流 狭搾層75の屈折率は結晶成長膜の混晶組成により任意に変化させることが可能で ある。このため、レーザ素子4では、ロスガイド構造もしくは実屈折率ガイド構 造に容易に設計することが可能である。尚、本実施形態では実屈折率ガイド構造 となっている。したがって、レーザ素子4では、レーザ素子1と比較して、注入 電流が狭搾された領域の活性層の外側を光吸収層として設計・作用させることが できるため、相対強度(RIN)ノイズを1.5mW~80mWの光出力範囲で-125dB/Hz以 下程度に低減することができる。

[0064]

尚、本実施形態はGaN系半導体発光素子であったが、砒化ガリウム(GaAs)、 燐化インジウム(InP)等の他のIII―V族化合物半導体発光素子においても、同 様に適用することができる。


[0065]

【発明の効果】

本発明に係る第1の半導体発光素子の製造方法は、上記の目的を達成し、基板の主面上に成長した第1のIII-V族化合物半導体上に絶縁膜を間隔をおいてストライプ状に周期的に形成する工程と、その上面に第2のIII-V族化合物半導体を選択的に成長する工程と、上記絶縁膜を除去した後に第3のIII-V族化合物半導体を再度成長する工程とを備えることを特徴とする。上記第2の半導体を絶縁膜以外の箇所に選択的に成長し、且つ上記第2の半導体の電気的伝導性を変化させることで、上記第1の半導体にドライエッチングダメージを与えることなく、上記第2の半導体をドライエッチングフリーで制御性および歩留りに富んだ電流狭搾層として作用させることが可能になる。

[0066]

第2の半導体発光素子の製造方法は、上記第1の製造方法において、第1の半



[0067]


本発明に係る第3の半導体発光素子の製造方法は、上記第1および第2の製造 方法において、第1の半導体と第3の半導体との電気的伝導性が同じであること を特徴とする。上記第2の半導体を選択的に成長し、且つ上記第1の半導体と上 記第3の半導体の電気的伝導性を同じに設計することで、上記第1の半導体にド ライエッチングダメージを与えることなく、上記第2の半導体をドライエッチン グフリーで制御性および歩留りに富んだ電流狭搾層として作用させることが可能 になる。

[0068]

第4の半導体発光素子の製造方法は、上記第1、2、3の製造方法において、 第1の半導体と第3の半導体がp型半導体であり、第2の半導体がn型半導体で あることを特徴とする。上記第2の半導体を選択的に成長し、且つ上記第1の半 導体と上記第3の半導体の電気的伝導性をp型に設計し、上記第2の半導体の電 気的伝導性をn型に設計することで、上記第1の半導体にドライエッチングダメ ージを与えることなく、上記第2の半導体をドライエッチングフリーで制御性お よび歩留りに富んだn型電流狭搾層として作用させることが可能になる。

[0069]

本発明に係る第5の半導体発光素子の製造方法は、上記第1、2、3、4の製造方法において、上記絶縁膜領域が電流注入領域となることを特徴とする。上記第2の半導体を絶縁膜以外の箇所に選択的に成長し、且つ上記第2の半導体の電気的伝導性を変化させることで、上記絶縁膜領域のみを電流注入領域とすることが可能になる。つまり、上記第1の半導体にドライエッチングダメージを与えることなく、上記第2の半導体をドライエッチングフリーで制御性および歩留りに富んだ電流狭搾層として作用させることが可能になる。



[0070]

本発明に係る第7の半導体発光素子の製造方法は、上記第1、2、3、4、5、6の製造方法において、第1の半導体に活性層が含まれており、活性層と第2の半導体との間の膜厚が結晶成長のみで制御されることを特徴とする。上記第2の半導体を絶縁膜以外の箇所に選択的に成長し、且つ上記第2の半導体の電気的伝導性を変化させることで、上記第1の半導体にドライエッチングダメージを与えることなく、且つ活性層と第2の半導体との間の膜厚が結晶成長のみで制御可能になり、上記第2の半導体をドライエッチングフリーで制御性および歩留りに富んだ電流狭搾層として作用させることが可能になる。

[0071]

第8の半導体発光素子の製造方法は、上記第1、2、3、4、5、6、7の製造方法において、上記絶縁膜の除去方法がドライエッチングによらないことを特徴とする。上記第2の半導体を絶縁膜以外の箇所に選択的に成長し、且つ上記第3の半導体の成長前に上記絶縁膜除去をドライエッチング不要の制御性に優れたウエットエッチング等を使用することで、上記第1の半導体にドライエッチングダメージを与えることなく、上記第2の半導体をドライエッチングフリーで制御性および歩留りに富んだ電流狭搾層として作用させることが可能になる。

[0072]

本発明に係る第9の半導体発光素子の製造方法は、上記第1、2、3、4、5、6、7、8の製造方法において、上記半導体が窒化物系III—V族化合物半導体であることを特徴とする。窒化物系III—V族化合物半導体は結晶的および化

学的に非常に安定であるため、プロセス加工は一般的にドライエッチングを使用する。しかしながら、ウエットエッチングと比較して、ドライエッチングは制御性および再現性に劣り、且つエッチングダメージが大きく結晶性劣化を招くことがある。そこで、上記第2の半導体を絶縁膜以外の箇所に選択的に成長し、且つ上記第3の半導体の成長前に上記絶縁膜除去をドライエッチング不要の制御性に優れたウエットエッチング等を使用することで、上記第1の半導体にドライエッチングダメージを与えることなく、上記第2の半導体をドライエッチングフリーで制御性および歩留りに富んだ電流狭搾層として作用させることが可能になる。

【図面の簡単な説明】

【図1】

現在最も一般的なGaN系レーザに係る結晶成長終了後のGaN系半導体レーザの構成断面図

[図2]

現在最も一般的なGaN系レーザに係るプロセス加工時のGaN系半導体レーザの構成断面図

【図3】

現在最も一般的なGaN系レーザに係るプロセス加工時のGaN系半導体レーザの構成断面図

【図4】

現在最も一般的なGaN系レーザに係るプロセス加工時のGaN系半導体レーザの構成断面図

【図5】

現在最も一般的なGaN系レーザに係るプロセス加工時のGaN系半導体レーザの構成断面図

【図6】

現在最も一般的なGaN系レーザに係るプロセス加工時のGaN系半導体レーザの構成断面図

【図7】

現在最も一般的なGaN系レーザに係るプロセス加工時のGaN系半導体レーザの構

成断面図

【図8】

現在最も一般的なGaN系レーザに係るプロセス加工時のGaN系半導体レーザの構成断面図

[図9]

現在最も一般的なGaN系レーザに係るプロセス加工時のGaN系半導体レーザの構成断面図

【図10】

現在最も一般的なGaN系レーザに係るプロセス加工時のGaN系半導体レーザの構成断面図

【図11】

現在最も一般的なGaN系レーザに係るプロセス加工時のGaN系半導体レーザの構成断面図

【図12】

現在最も一般的なGaN系レーザの電流―光出力特性を示す図

【図13】

現在最も一般的なGaN系レーザに対する比較例に係るプロセス加工時のGaN系半 導体レーザの構成断面図

【図14】

現在最も一般的なGaN系レーザに対する比較例に係るプロセス加工時のGaN系半 導体レーザの構成断面図

【図15】

現在最も一般的なGaN系レーザに対する比較例に係るGaN系半導体レーザの電流 一光出力特性を示す図

【図16】

本発明の実施形態に係る結晶成長時のGaN系半導体レーザの構成断面図

【図17】

本発明の実施形態に係るプロセス加工後のGaN系半導体レーザの構成断面図

【図18】


- 本発明の実施形態に係るプロセス加工後のGaN系半導体レーザの構成断面図 【図19】
- 本発明の実施形態に係るプロセス加工後のGaN系半導体レーザの構成断面図 【図20】
- 本発明の実施形態に係るプロセス加工後のGaN系半導体レーザの構成断面図 【図21】
- 本発明の実施形態に係るプロセス加工後のGaN系半導体レーザの構成断面図 【図 2 2】
- 本発明の実施形態に係るプロセス加工後のGaN系半導体レーザの構成断面図 【図23】
- 本発明の実施形態に係るプロセス加工後のGaN系半導体レーザの構成断面図 【図 2 4】
- 本発明の実施形態に係るプロセス加工後のGaN系半導体レーザの構成断面図 【図 2 5】
- 本発明の実施形態に係るプロセス加工後のGaN系半導体レーザの構成断面図 【図 2 6】
- 本発明の実施形態に係るGaN系半導体レーザの電流―光出力特性を示す図 【符号の説明】
- 11 サファイア基板 12 n型GaNコンタクト層 13 n型A10.07Ga0.93N クラッド層 14 n型GaN光ガイド層 15 In0.1Ga0.9N量子井戸 16 n型G aNバリア層 17 In0.1Ga0.9N量子井戸 18 n型GaNバリア層 19 In0.1Ga 0.9N量子井戸 20 GaNキャップ層 21 p型 A10.18Ga0.82Nキャップ層 22 p型 GaN光ガイド層 23 p型A10.07Ga0.93Nクラッド層 24 p型GaNコン タクト層 25 SiO2膜 26 レジスト膜 27 SiO2膜 28 p側電極 29 n側電極
- 6 1 サファイア基板 6 2 n型GaNコンタクト層 6 3 n型A10.07Ga0.93N クラッド層 6 4 n型GaN光ガイド層 6 5 In0.1Ga0.9N量子井戸 6 6 n型G aNバリア層 6 7 In0.1Ga0.9N量子井戸 6 8 n型GaNバリア層 6 9 In0.1Ga 0.9N量子井戸 7 0 GaNキャップ層 7 1 p型 A10.18Ga0.82Nキャップ層 7 2 (

a) p型 GaN光ガイド層 7 2 (b) p型 GaN光ガイド層 7 3 Si02膜 7 4 レジスト膜 7 5 n型A10.04Ga0.96N電流狭搾層 7 6 p型A10.07Ga0.93Nクラッド層 7 7 p型GaNコンタクト層 7 8 Si02膜 7 9 p側電極 8 0 n側電極


【書類名】

図面


【図1】









【図3】




[図4]





【図5】












【図7】

















【図10】














【図13】




【図14】



















【図18】




【図19】




【図20】









【図22】




【図23】




[図24]



【図25】









【要約】

【課題】 ドライエッチング技術でリッジ構造を形成し、水平横モードを制御する従来のGaN系レーザでは、基板面内およびプロセスごとのレーザ特性の再現性、および歩留りに大きな課題があり、コスト高騰を招く要因となっている。

【解決手段】 本発明に係る半導体発光素子の製造方法においては、基板の主面上に成長した第1のIII-V族化合物半導体(72(a))上に厚みが層間絶縁膜(73)を間隔をおいてストライプ状に周期的に形成する工程と、その上面に第2のIII-V族化合物半導体(72(b))からなり、厚みが0.2μm以下の電流狭搾層(75)を選択的に成長する工程と、上記絶縁膜を除去した後に第3のIII-V族化合物半導体(76)を再度成長する工程とを備えている。

【選択図】 図23

特願2003-124044

出願人履歴情報

識別番号

[000005821]

1. 変更年月日 [変更理由]

1990年 8月28日

新規登録

住 所 名

大阪府門真市大字門真1006番地

松下電器産業株式会社